半導體IC積體電路單晶片裸晶微小化，電子元件密集度以驚人速度增長，封裝測試產業More than Moore先進構裝技術發展趨勢，多晶片三維訊號互連之構裝與測試技術進展，封裝測試產業發展，從以往的單晶片訊號互連邁入多晶片三維訊號互連之技術，以增加單位面積下所能使用的電路佈線密集度，且對阻抗之控制以及高頻高速帶來之電磁干擾抑制能有其益處，如：多晶片系統化構裝(SiP)、三維多晶片堆疊構裝(3DIC)及扇出晶圓尺寸封裝(Fan-out PKG)等，讓人對於未來之產品在高功能集積前提下之微小化及高度功能密集化發展帶來無限的憧憬。當多項系統高度整合於系統模組時，系統功能高度集積於系統單晶片與系統封裝中，功能區塊間之訊號串擾(XTK)、輻射干擾與相容(EMI/EMC)、靜電損壞(ESD)及系統整合分析(PI/SI)驗證，成為系統廠商在個功能晶片設計及系統電路設計時重要的考量因素。
技術研發理念上，整合兩項重要技術
1.有別於傳統適合於晶圓電路特性量測之單面接觸式量測技術，克服量測時重要不可或缺之校正程序及量測介面樣式互相牴觸之困難，發展適合系統電路及大型系統之寬頻量測技術；
2.引入近場非接觸式量測介面，開發對於系統電路靜電消散機制、訊號整合及電源整合設計之應用，
配合模擬及系統整合設計技術流程，發展電磁干擾、電源與訊號整合以及靜電散逸路徑等系統電路特性最佳化，提供系統電路直觀有效的高品質訊號整合(SI)與電源系統整合(PI)解決方案。
主要的技術架構重點，包含：
1.系統電路雙面直接校正量測技術：此一技術之發展包含：晶圓至系統電路層級均適用之針測校正量測環境建立、雙面多埠不同形式針測校正治具與程序、構裝電路驗證與測試載板介面特性驗證等。與傳統相較可大幅減少樣品製備成本與時間、減少建模所帶來外部不確定性與測試頻寬限制、大幅度縮短量測時間與複雜度。
2.近場量測技術應用於系統電路整合設計驗證：導入先進近場量測技術與介面，整合不同測試架構與程序，發展出：靜電消散路徑檢測、高速系統電路長期以來無法實際量測驗證的同步切換雜訊量測、系統訊號整合最佳化設計驗證等。
3.經量測驗證的模擬設計環境：目前技術對於如：高頻電路設計環境、寬頻數位電路設計模擬、混合模態分析及電磁輻射干擾與傳導分析等，均建立起經量測驗證之模擬參數環境設定及設計準則，而這些隱性的效益是常被忽略不被重視的。

整合寬頻阻抗匹配雙面點針系統於近場系統中，導入時域/頻域訊號源及接收顯示系統，建立與開發具動態顯示系統電路靜電消散狀態之「系統電路靜電消散路徑檢測技術」、可顯示系統電路電源供應系統面共振模態之「同步切換雜訊檢測技術」及利用訊號干擾非接觸式耦合方式進行之「系統電路PI/SI最佳化設計」，技術領先業界。

研究發展對未來發展與產業應用帶來了廣大效益：
1.成果效益擴散至整個半導體產業供應鏈，有實質產學合作關係，運用發展之技術協助解決問題。
2.協助政府單位法規制訂之研究及財團法人關鍵技術發展與規劃。
3.深化技術合作關係，成為研發關鍵合作夥伴，協助建立量測技術與分析能量，持續挹注設備經費持續技術發展。