超過三十年的標準元件庫合成研究，一直沒有達成超越工程師設計的元件庫品質的目標。我們提出一套標準元件庫自動合成的流程，每一階段都考慮了避免或降低產生設計規則與製造規則錯誤的可能性，在ASAP 7nm製程的實驗中顯示我們是第一個研究自動合成出的元件庫品質在各方面都優於ARM所發布的人工設計元件庫的品質。

我們創新方法包含了：一、於繞線中循序漸進地促成了源極與汲極上接觸點位置的最佳化；二、同時完成輸出入訊號接腳設計以及第一階段繞線；三、最少化M0層的繞線來完成所有元件的繞線；四、分散式處理所有的設計製造規則，方便擴充處理新增的設計製造規則。我們是第一個能產生與工程師設計元件庫品質相當的元件庫合成研究。

晶圓廠開發新製程如果能快速合成出元件庫，可以評估其效能與成本並完成各種模擬，元件庫也是晶片設計服務與晶片設計公司的重要智財，能有效區別出該公司的差異化設計與更佳效能的表現。我們已完成兩種不同製程的元件庫合成，合成出7.5T、9T與12T三種高度的元件庫，總共一千多個元件，成果遠優於以往的相關研究。

8/30 ~ 12/4至日本客座，請用email與負責聯絡人聯絡