本團隊擁有前瞻之高速傳輸通訊晶片開發技術，分別研出發高速脈衝碼型產生器(PPG)、高速資料時脈回復電路(CDR)並支援突發模式(Burst mode)，並採用前瞻先進製程達到高速率、低功耗、高穩定度之SerDes系統晶片。

近幾年，NRZ或PAM-4的技術相繼被提出，為了達到本次計畫前瞻性的規格，由過往本實驗室發表文獻的經驗來說資料型式以PAM-4形式傳遞能有較好的效果，關於功率上的損耗，與電路複雜度還有其等化器的架構，與輸出級的擺幅，都是考量的要素。

本團隊採用28nm以上之製程，操作於高頻率下的電路設計，採用新穎的電路技巧，來克服受到頻寬上的限制，達到低功率與低雜訊上的要求。